?

Log in

No account? Create an account
Для любителей ПЛИС-ов, ASIC-ов, архитектуры и микроархитектуры — еще про семинары и про конвейеры - Юрий Панчул [entries|archive|friends|userinfo]
Money can buy bandwidth. Latency requires bribing God.

[ website | My Website ]
[ userinfo | livejournal userinfo ]
[ archive | journal archive ]

Для любителей ПЛИС-ов, ASIC-ов, архитектуры и микроархитектуры — еще про семинары и про конвейеры [Oct. 12th, 2016|10:06 am]
Yuri Panchul
Коллеги: как вы возможно уже знаете, компания Imagination Technologies (известная как разработчик GPU внутри Apple iPhone + продолжатель культового проекта Стенфорд/MIPS) вместе с РОСНАНО+МИСиС+МГУ+МФТИ+МИЭТ в Москве, ИТМО в Питере и киевских активистов из КПИ и КГУ - проводит серию семинаров по разработке микросхем и программированию встроенных микропроцессоров. Самый ближайший из этих семинаров будет уже на следующей неделе (18-20 октября в Алма-Ате). В этом посте - текущее почасовое расписание семинаров и немножко эстетичных изображений конвейеров встроенных микропроцессорных ядер, о длине, максимальной частоте и энергопотреблении которых мы немножко поговорим во время семинаров.



Итак расписания:

Сначала Алма-Ата.

18-20 октября 2016 — Алма-Ата, Казахский национальный технический университет имени К. И. Сатпаева.

Главный организатор - Кафедра автоматизации и управления.

Емейл для регистрации на комбинированный семинар по MIPSfpga и Connected MCU - seminar-kazntu@silicon-kazakhstan.com.

Алма-атинцы попросили сделать семинары на английском, посему вот вам расписание трехдневных семинаров на английском:

Программа семинара












Даты и контактная информация про семинары в России и Украине приведена в посте Микросхемы с разных сторон: семинары Nanometer ASIC, MIPSfpga и Connected MCU в России, Украине и Казахстане. Кратко:


Предварительное расписание однодневных семинаров по MIPSfpga в МГУ, МФТИ, МИЭТ, ИТМО и КПИ стоит ниже. В конце стоит инфо про возможный дополнительный день, который теоретически может возникнуть в МГУ в дополнение к текущему расписанию:








Про семинар Nanometer ASIC недавно пост уже был ( https://habrahabr.ru/post/311662 ) и будет еще один, так как к семинару может быть сделано добавление. Текущее расписание - http://edunano.ru/doc/6335690702352234538.

А теперь несколько диаграмм конвейеров встроенных микропроцессорных ядер, оптимизированных под разный баланс производительности, максимальной тактовой частоты и энергопотребления. Об этом мы поговорим немного в каждом из семинаров:

Короткий конвейер, невысокая максимальная тактовая частота, зато низкое энергопотребление:





Конвейер чуть длиннее, зато максимальная тактовая частота повыше:



А вот процессор оптимизированный на эффективность (достаточно высокая производительность при невысоком энергопотреблении):





Оптимизирован на скорость: суперскаляр с OoO:




До встречи!



Какой конвейер вам понравился больше?

Короткий, с не самой высокой частотой, но самым низким энергопотреблением - MIPS M5150
0(0.0%)
Мне нужно чуть подлиннее, с более высокой тактовой частотой, и я переживу чуть более низкий DMIPS / MHz - MIPS M6250
0(0.0%)
Оптимизированный на эффективность (performance / milliwatt) при достаточно высокой производительности, с многопоточностью - MIPS interAptiv
0(0.0%)
Мне бы чуть помощнее, 64-битный, с комбинацией multithreading и in-order superscalar - MIPS I6400
2(20.0%)
Я только что видел пресс-релиз об очень многоядерном / многокластерном MIPS I6500 для AI приложений - это то, что мне нужно!
0(0.0%)
Out-of-order высокопроизводительный встроенный процессор MIPS P5600 и его 64-битный брат MIPS P6600
0(0.0%)
Мне нравится все и девушка из новосибирского Академгородка с чайкой тоже!
8(80.0%)
LinkReply

Comments:
[User Picture]From: maxdz
2016-10-12 05:15 pm (UTC)
I would check this, before travelling to rashka:

"Государственный департамент США выпустил инструкцию, запрещающую работать американским и иностранным компаниям с Россией. Об этом рассказал заместитель министра иностранных дел России Алексей Мешков."

https://rg.ru/2016/09/30/ssha-vypustili-instrukciiu-o-zaprete-raboty-kompanij-s-rossiej.html

P.S. The girl is nice.

Edited at 2016-10-12 05:19 pm (UTC)
(Reply) (Thread)
[User Picture]From: panchul
2016-10-12 05:23 pm (UTC)
Макс, ну вы как маленький просто. Вы же работаете в Германии, правильно? Вы в офисе получаете распоряжения от начальства или из чтения газет? Мне мое британское корпоративное начальство ничего такого не говорило. Перед газетами и всякими Макфолами я не отчитываюсь.
(Reply) (Parent) (Thread)
[User Picture]From: maxdz
2016-10-12 05:28 pm (UTC)
I personally let McFaul know about your trip in rashka (if it will happen) so he can check activities of yours and your company.

Sorry Youri, but providing Western technologies to mad putin's terroristical monkeys so they could make better weapons and kill more Ukrainians, Syrians, Dutches and Americans - is a serious thing.
(Reply) (Parent) (Thread)
[User Picture]From: panchul
2016-10-12 06:55 pm (UTC)
Кстати, напомнили. Надо будет попросить сегодня Макфола разослать объявления о Nanometer ASIC семинаре среди его контактов в России.
(Reply) (Parent) (Thread)
[User Picture]From: maxdz
2016-10-12 05:30 pm (UTC)
>Вы в офисе получаете распоряжения от начальства

And actually, such a working trips are always free-will.
(Reply) (Parent) (Thread)
[User Picture]From: craftwr
2016-10-12 07:50 pm (UTC)

Раб, место!

(Reply) (Parent) (Thread)
[User Picture]From: craftwr
2016-10-12 07:51 pm (UTC)

Приезжайте к нам на Колыму!

(Reply) (Parent) (Thread)
[User Picture]From: oppad1
2016-10-12 05:26 pm (UTC)
смотрю, альтеровские платы пользуете:
Альтера убрала возможность симуляции (timing simulation, как это называлось в квартусе) новых семейств - то есть нетлист и sdf тупо нельзя сгенерить.
что будете делать?

(Reply) (Thread)
[User Picture]From: panchul
2016-10-12 06:54 pm (UTC)
Ничего. Для данных упражнений достаточно functional cycle-accurate simulation (для чего Quartus вообще не нужен) и static timing analysis (который не убрать, иначе весь смысл теряется).
(Reply) (Parent) (Thread)
[User Picture]From: oppad1
2016-10-13 04:28 pm (UTC)
в процессе обучения, по-моему, тайминг симуляция очень хорошо показывает смысл всей этой деятельности. для понимания STA "с нуля" нужно ооочень богатое воображение или тупо долбить по формальным правилам, не понимая смысла, ну если ни разу не видеть и не понимать, что такое тайминг симуляция и задержки сигналов
(Reply) (Parent) (Thread)
[User Picture]From: panchul
2016-10-13 07:47 pm (UTC)
Это интересная мысль, над ней надо подумать. Я просто еще в районе 2000-го года прошел training по STA и с тех пор как-то не задумывался, но возможно вы правы и стоит показать задержки при симуляции на нетривиальных примерах.
(Reply) (Parent) (Thread)
[User Picture]From: andrey_yurin
2016-10-13 06:24 am (UTC)
>Альтера убрала возможность симуляции
А нельзя поподробнее, для тех кто в танке? Что-то я прошляпил, видимо.
(Reply) (Parent) (Thread)
[User Picture]From: oppad1
2016-10-13 04:23 pm (UTC)
квартус прайм, для циклона-5 арии-5 и т.д. попробуйте сгенерить нетлист или запустить тайминг симуляцию
получите
Warning (10905): Generated the EDA functional simulation files although EDA timing simulation option is chosen.
с этим, пользуясь гуглем и альтеровским сайтом можно дойти до
Timing simulation is not supported for Arria V, Cyclone V, Stratix V, and
newer families.
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2016-10-12 09:26 pm (UTC)
а вот я, например, хочу сделать микросанти-робота.
условно, впихнуть в один 5х5мм корпус что-то типа stm32f104 ядра+памятей, рядом что-то типа irda с обвязкой. причем, в роли приемника использовать большую кремниевую батарею на крышке корпуса, которая, с минимальной обвязкой будет питать всю начинку. при этом выводов наружу оставить штук 6..48 (причем, относительно силовых) и подключить к ним 3-24 микромоторов (и тринадцатый+14й выводы - кнопка ресет). ага, всё вместе в габаритах soic8 или мельче. ага, ядро можно и послабже взять, а не как у стм32.

то есть, ничего принципиально нового, никаких хитрых-новых конвейеров или чудес архитектуры, просто крупноблочная компоновка в одну кучу уже известных решений. интересно, какого порядка нужны суммы чтоб довести такое "до кремния", если я не студент и не препод? ну и какого порядка будут затраты на некий мелкий-пробный тираж в 30-1к-30к-1млн штук?
(Reply) (Thread)
[User Picture]From: panchul
2016-10-12 09:40 pm (UTC)
(Reply) (Parent) (Thread)
[User Picture]From: orastosk
2016-10-13 06:03 am (UTC)
Дама очаровательна.
(Reply) (Thread)
[User Picture]From: panchul
2016-10-13 06:08 am (UTC)
Да, но ее еще нужно было сфотографировать не только с Альтерой, но и с Xilinx-ом (я себя пол дня упрекаю, что этого не сделал).
(Reply) (Parent) (Thread)