April 4th, 2015

Третий вариант первого зачета для вводного курса по Verilog и FPGA

Третий вариант из первого зачета с простыми вопросами, который я составил для вводного курса по Verilog и FPGA, который я помогаю преподавать в одном из местных университетов Тимуру Палташеву из AMD. Как вы можете увидеть, это все те же вопросы из моего же зачета для курса по SoC, но без ассемблера и общих вопросов об индустрии.

Я вообще собираюсь скинуть в ЖЖ все 5 вариантов + 40 индивидуальных заданий. Критика приветствуется. Также просьба пройти зачет в голосовалке и сказать мне, сколько это заняло.



Collapse )

Было бы круто если бы кто-нибудь показал мне, как делать такие зачеты интерактивными, причем показал бы не ссылкой на сайт интерактивных экзаменов, а используя в качестве примера этот зачет. Я специально попросил не кидать мне ссылки, а показать на моем примере, потому что я уже опробовал несколько таких ссылок и во всех оказались проблемы либо с картинками в качестве ответов, либо с форматированием фрагментов кода.