January 30th, 2013

Yuri Panchul 1994

По следам поста "Мозговой штурм - как осуществить идею Льва Валкина о центре EDA в Ульяновске"

По следам поста "Мозговой штурм - как осуществить идею Льва Валкина о центре EDA в Ульяновске". Дополнения от alexey_zharikov, который занимался физическим EDA в нескольких компаниях:

[User Picture]From:alexey_zharikov</span>
2013-01-30 07:02 am (UTC)

EDA

(Link)

Place and Route - это не только и не столько оптимальное размещение транзисторов и проводников на кристалле, сколько такое их размещение, которое позволяет изготовить эту интегральную схему при помощи конкретного технологического процесса. Заключается это свойство в том, что так называемые "Design Rules", которые являются по большей части геометрическими ограничениями, нигде на кристалле не должны быть нарушены. Причём для каждого технологического процесса система этих ограничений своя и с каждым более тонким процессом сложность этих ограничений растёт практически экспоненциально. Тут уже не до "оптимизации графов" - если layout проходит DRC (Design Rule Check) без ошибок - уже хорошо. Само по себе соблюдение Design Rules, без какой либо оптимизации - уже сложнейшая математическая и инженерная задача, требующая огромных вычислительных ресурсов. Я этим занимался в компании Ciranova, которую недавно купил Synopsys.

Дальше - больше. Даже если логическая верификация и геометрический layout выполнены безупречно, существует масса причин, почему интегральная схема всё равно будет неработоспособна. Поэтому одна из классических задач EDA - это верификация посредством симуляции электрических свойств интегральной схемы, до изготовления очень дорогих литографических масок для воплощения этой интегральной схемы в кремнии. А в последнее время симулируются ещё и термические свойства, чтобы убедится, что схема нигде не перегревается - а плотность потока тепла в современных высокопроизводительных микропроцессорах уже больше, чем в атомных реакторах. Наконец, по мере увеличения тактовых частот классическая SPICE симуляция электрических свойств интегральной схемы путём представления её в виде конечных элементов и решения системы уравнений Кирхгофа уже подходит к пределу применимости - дальше прийдётся решать систему уравнений Максвелла в непрерывной среде (на самом деле, "к счастью", в основном сводящуюся к уравнениям непрерывности Пуассона - сейчас это решает TCAD - ещё один важный EDA tool - в рамках геометрии одного единственного транзистора). Что тоже задачу отнюдь не упрощает и требуемых вычислительных ресурсов не уменьшает.
[User Picture]From:alexey_zharikov</span>
2013-01-30 07:20 am (UTC)

FPGA

(Link)

А для FPGA ещё и свои специфические виды EDA существуют. Например, программирование уже готовых элементов FPGA для соединения их в требуемую электронную схему они тоже называют "Place and Route". Хотя с созданием геометрического layout на кремниевом кристалле этот "Place and Route" ничего общего не имеет вообще. Поэтому тем, кто занимается дизайном геометрического layout FPGA микросхем на кремниевом кристалле и имеют дело и с тем и другим "Place and Route" приходится буквально вывернутся наизнанку в попытках понять или обьяснить, какой из двух "Place and Route" имеется в виду. Путаница там жуткая. Я с этим столкнулся, когда работал в Xilinx, а также на интервью в Altera.
[User Picture]From:alexey_zharikov</span>
2013-01-30 07:33 am (UTC)

Голливуд

(Link)

Ни в коем случае не спорю с основной темой. Но самое смешное, что современная актёрская и кинематографическая школа Голливуда примерно так и возникла - в Голливуд приехал Михаил Чехов, привёз туда систему Станиславского, которую перед этим вместе со Станиславским разрабатывал, и обучил ей многих впоследствии известных голливудских актёров и режиссёров. Например, Клинт Иствуд считает Михаила Чехова своим учителем. А до Чехова Голливуд представлял жалкое зрелище, особенно на фоне довоенного европейского кинематографа.

Так что сравнение с созданием Жераром Депардье Голливуда в Мордовии на самом деле с двойным дном.


Какая часть индустрии автоматизации электронного дизайна вас интересует?

Front-end simulation and verification - SystemVerilog, VHDL
6(13.6%)
RTL syhthesis and high-level synthesis, static timing analysis
2(4.5%)
ASIC place and route, DRC, physical design in general
1(2.3%)
FPGA mapping, place and route
3(6.8%)
SPICE-level simulation
0(0.0%)
Совсем суровая физика
4(9.1%)
Наоборот, поближе к софту - software / hardware codesign
11(25.0%)
Меня больше интересует встроенный софтвер - это уже вне EDA
4(9.1%)
Меня интересует обслуживание пользователей EDA-тулов - например рент дорогих тулов через веб
1(2.3%)
Я хожу в журнал Панчула, чтобы читать рассказы про Радулову
11(25.0%)
Из-за бугра плюете?
1(2.3%)