?

Log in

No account? Create an account
Cadence организует два больших семинара в России - в МИЭТ и ИТМО - Юрий Панчул [entries|archive|friends|userinfo]
Money can buy bandwidth. Latency requires bribing God.

[ website | My Website ]
[ userinfo | livejournal userinfo ]
[ archive | journal archive ]

Cadence организует два больших семинара в России - в МИЭТ и ИТМО [Oct. 6th, 2015|08:14 am]
Yuri Panchul
Новости дружественных организаций (Cadence, МИЭТ, ИТМО, НПЦ Элвис и других):

Cadence Design Systems, одна из двух крупнейших мировых компаний в области автоматизации разработки микросхем, 15-16 октября проведет семинары в Московском институте электронной техники (МИЭТ) в Зеленограде и Питерском Университете ИТМО, в котором (по опыту моей поездки 2012 года) студенты очень хорошо понимают Verilog и системы на кристалле.

В семинарах примут участие и три российские компании "Элекроприбор", НИИМА "Прогресс" и НПЦ "Элвис". См. статью про сотрудничество с Imagination Technologies родственной НПЦ "Элвис" организации "Элвис-Неотек" на сайте Роснано.

Среди презентаций я лично рекомендую посмотреть на новый тул для синтеза Genus - я видел и заснял его презентацию в июне на выставке Design Automation Conference в Сан-Франциско:









Объявление, которое мне пришло про российский семинар - ниже. На фото справа - я на фоне здания МИЭТ во время поездки по делам MIPS Technologies в 2011 году:


Cadence проводит два Technology Days в Питере в ИТМО 15-ого октября и в Зеленограде в МИЭТе 16-ого октября. Заявки на участие в ИТМО напишите Павлу Кустареву: kustarev@yandex.ru. Заявки на участие в МИЭТ напишите Владимиру Лосеву: dsd@miee.ru.

Адресс ИТМО: СПб, Биржевая линия В.О. 14 "Технопарк ИТМО"

Программа в ИТМО выглядит так:

Technology day at ITMO – Seminar Title:
Virtual Model Prototyping, High Level Synthesis, Synthesis and Digital Implementation by Cadence

9:15 – 9:45 Welcome and Cadence Overview
9:45 – 11:15 Cadence: Virtual Model Prototyping
11:15 -11:30 Break
11:30 – 12:30 Cadence: High Level Synthesis
12:30 – 13:30 Lunch
13:30 – 14:30 Cadence: Genus the new synthesis solution
14:30 – 15:30 Cadence: Innovus – state of the art digital implementation
15:30 – 15:45 Break
15:45 – 16:45 “Элекроприбор» - experience with Cadence tools
16:45 – 17:45 Выступление преподователей ИТМО
17:45 – 18:15 Round table and open discussions with the speakers

Программа в МИЭТе выглядит так:

09:00 – 09:15 Регистрация.
09:15 – 09:45 Вступление от Cadence; 0:30 hour.
09:45 – 11:15 Cadence: Virtual Model Prototyping
11:15 – 11:30 Кофе – брейк.
11:30 – 12:30 Cadence: High Level Synthesis
12:30 – 13:30 Обед.
13:30 – 14:45 Cadence: Genus the new synthesis solution
14:45 – 15:00 Кофе – брейк.
15:00 – 16:15 Cadence: Innovus – state of the art digital implementation
16:15 – 16:45 АО «НИИМА «Прогресс» – опыт использования ПО Cadence
16:45 – 17:15 ОАО НПЦ «ЭЛВИС» – опыт использования Cadence Incisive для создания и отладки тестов СнК системного уровня.
17:15 – 18:00 Открытая дискуссия, круглый стол.


Я лично очень люблю тулы от Cadence. Вот например как выглядит на моем экране отладка процессорного ядра MIPS microAptiv UP из пакета MIPSfpga в среде SimVision. Названия сигналов mpc_ на waveform - это main/master pipeline control (контроль главного конвейера):



Тулы каких производителей для разработки ASIC и FPGA вы любите?

Synopsys, Inc
0(0.0%)
Cadence Design Systems
2(15.4%)
Mentor Graphics Corporation
2(15.4%)
Xilinx
4(30.8%)
Altera
3(23.1%)
Некоммерческие открытые тулы
2(15.4%)
Другие (пояснить в комментариях)
0(0.0%)
LinkReply

Comments:
[User Picture]From: snopova
2015-10-06 03:20 pm (UTC)
Мой родной институт на фото! но я уже не в теме, увы)
(Reply) (Thread)
[User Picture]From: panchul
2015-10-06 04:09 pm (UTC)
А чего вы в МИЭТ изучали? (я в курсе, что программа разных факультетов сильно отличается)
(Reply) (Parent) (Thread)
[User Picture]From: snopova
2015-10-06 04:39 pm (UTC)
А я училась на МП на специальности "вычислительная математика".
(Reply) (Parent) (Thread)
[User Picture]From: red_army_1917
2015-10-06 05:26 pm (UTC)

"Элвис-Неотек"

несколько лет назад на России-2 о них сюжет был, показали как они на ПЛИС-ах "пилили" видеоналитику, но это похоже на перспективу, а в текущих продуктах они засветили ЦСП 1892ВМ10Я, который клепают на Ангстреме.



хотя на счет 1892ВМ10Я не уверен, т.к. они его показали не на плате, а в тех. упаковке рядом с платой, сейчас у них вроде как уже 40 нм 1892ВМ14Я (2-а CORTEX-A9) есть.

Интересно, что в начале года им нужен был спец по ведению проектов на ПЛИС Xilinx (Verilog,SpaceWire, RapidIO, USB и т. д.)
(Reply) (Thread)
[User Picture]From: craftwr
2015-10-06 07:09 pm (UTC)
А пакеты есть от тулзы? В смысле где скачать?
(Reply) (Thread)
[User Picture]From: panchul
2015-10-06 10:00 pm (UTC)
Это коммерческие тулзы (причем дорогие), но вы обратитесь за образовательной лицензией в представительство Cadence или образовательные программы.
(Reply) (Parent) (Thread)
[User Picture]From: craftwr
2015-10-07 05:32 am (UTC)
Спасибо.
(Reply) (Parent) (Thread)
[User Picture]From: techwork
2015-10-06 08:34 pm (UTC)
Так что там китайцы и байкал ? Када? Где? в каких объёмах ?
(Reply) (Thread)
[User Picture]From: panchul
2015-10-06 09:59 pm (UTC)
В процессе - разговаривал с байкаловцами на днях, узнаю больше в Москве. Они будут делать презентацию на некоей конференции вскоре.
(Reply) (Parent) (Thread)
[User Picture]From: Матвей Курохтин
2015-10-06 10:01 pm (UTC)
Юрий, а при работе в таком туле каково соотношение работы с визуальными инструментами проектирования схемы чипа и написания кода на верилоге? Какое вообще значение имеют средства визуализации разработки, насколько они повысили производительность по сравнению с чистым верилогом, если были когда-то инструменты без визуализации.
(Reply) (Thread)
[User Picture]From: panchul
2015-10-06 10:08 pm (UTC)
Waveforms для отладки довольно важны - они показывают как меняются сигналы во времени. Это часто удобнее, чтобы печатать значения с помощью $display (типа printf). При этом отладка с отладчиком софтверного типа для верилога существует, но непрактична, ибо много параллельности. Посему в зависимости от дизайна и инженера, разглядывание waveforms может занимать от типа 10% до типа 40% общего времени кодирования и отладки.
(Reply) (Parent) (Thread)
[User Picture]From: Матвей Курохтин
2015-10-06 10:16 pm (UTC)
А подскажите, если можно, что почитать неспециалисту о роли и смысле Waveforms. Как раз сейчас работаю над чем-то походим для совершенно другой области, хочу знать, как у вас это устроено. И еще вопрос, а этими Waveforms можно манипулировать в обратную сторону, чтобы менялся код от заданной Waveform, у них есть интерактивность или они просто функция кода.
(Reply) (Parent) (Thread)
[User Picture]From: panchul
2015-10-07 05:07 am (UTC)
Вообще это функция кода, но была пара стартапов, которые пробовали по waveform-ам построить код, хотя бы для генерации тестов (например Chronology), но вообще такая программа (waveforms -> код) трудно продавабельна.
(Reply) (Parent) (Thread)
[User Picture]From: Матвей Курохтин
2015-10-07 05:46 am (UTC)
Не посоветуете, что почитать неспециалисту о роли и смысле Waveforms?
(Reply) (Parent) (Thread)
[User Picture]From: openh_master
2015-10-07 12:44 am (UTC)
Xilinx выпустил новую плату для разработчиков Arty - http://www.xilinx.com/products/boards-and-kits/arty.html на ней софтМипс пойдет?
(Reply) (Thread)
[User Picture]From: panchul
2015-10-07 02:36 am (UTC)
Да, пойдет. И спасибо за идею следущего поста.
(Reply) (Parent) (Thread)
(Deleted comment)
[User Picture]From: panchul
2015-10-09 06:05 pm (UTC)
У Байкала-Т другой рынок, чем у процессоров Интела.

Интел = десктоп и серверы
Байкал-Т = контроллер встроенных систем (станков, сетевых устройств и т.д.)

Интел выигрывает по абсолютной производительности, Байкал-Т - выигрывает по соотношению производительности к энергопотреблению.
(Reply) (Parent) (Thread)
[User Picture]From: Дмитрий Никитин
2015-10-12 08:14 am (UTC)
МИЭТ-у полтинник в этом году.
(Reply) (Thread)
[User Picture]From: panchul
2015-10-12 03:25 pm (UTC)
Спасибо, буду знать
(Reply) (Parent) (Thread)