?

Log in

No account? Create an account
Исходники промышленных процессоров станут доступными для университетов - Юрий Панчул [entries|archive|friends|userinfo]
Money can buy bandwidth. Latency requires bribing God.

[ website | My Website ]
[ userinfo | livejournal userinfo ]
[ archive | journal archive ]

Исходники промышленных процессоров станут доступными для университетов [Apr. 21st, 2015|11:21 pm]
Yuri Panchul
Господа! На днях Imagination Technologies (компания, которая спроектировала графический процессор PowerVR GPU внутри Apple iPhone) и Xilinx (компания №1 в ПЛИС-ах / FPGA) начали понемногу предавать гласности несколько иконоборческую инициативу по бесплатной раздаче университетам исходников современного индустриального процессорного ядра MIPS microAptiv UP, которое используется например в микроконтроллере Microchip PIC32MZ. Студенты смогут менять команды этого процессора, добавлять к нему свои периферийные устройства и реализовывать полученный дизайн на ПЛИС-ах.

Вот линк на сообщение о семинаре 13-14 мая возле Лос-Анжелеса, на котором Imagination и Xilinx будет показывать новый продукт под названием MIPSfpga представителям academia - http://imgtec.com/mipsfpga

Фактически MIPSfpga - это бесплатная лицензия на базовую конфигурацию экономичного процессорного ядра MIPS microAptiv UP, которое предоставляется в исходных текстах на языке описания аппаратуры Verilog. Это то же самое ядро, которое продается коммерческим клиентам за сотни тысяч долларов. MIPS microAptiv UP - это простой дизайн с пятью стадиями последовательного конвейера (как в учебниках компьютерной архитектуры), но в нем есть кэши и TLB MMU. TLB MMU позволяет даже использовать на нем Линукс.

Описание ядра: http://www.imgtec.com/mips/aptiv/microaptiv.asp



Наиболее широко известным примером использования ядра MIPS microAptiv UP является 32-битный микроконтроллер Microchip PIC32MZ, который начали выпускать в прошлом году. А из самых последних примеров использования: 10 апреля этого года Electronic Engineering Times опубликовала статью про южнокорейский стартап Standing Egg, который лицензировал ядро MIPS M5100 (фактически MIPS microAptiv без кэшей и MMU, но с добавленным расширением для виртуализации) для создания платформы для MEMS сенсоров, с приложениями для Internet of Things:

http://www.eetimes.com/document.asp?doc_id=1326327




Разработчики микросхем с MIPS microAptiv UP используют стандартную за последние 20 лет методологию электронного дизайна под названием Register Transfer Level (RTL, уровень регистровых передач). Согласно этой методологии, дизайн пишется на языке Verilog, после чего специальная программа (logic synthesis) превращает дизайн в граф из проводов и логических элементов, другая программа (static timing analysis) сообщает разработчику, вписывается ли он в бюджет скорости, а третья программа (place-and-route) раскладывает этот дизайн по площадке микросхемы.

Когда дизайн проходит все этапы: кодирование на верилоге, отладка, верификация, синтез, static timing analysis, floorplanning, place-n-route, parasitics extraction и т.д. – получается файл под названием GDSII, который отправляют на фабрику, где и изготавливаются микросхемы. Самые известные фабрики этого типа принадлежат компании Taiwan Semiconductor Manufacturing Company или TSMC. При этом, ничего не мешает производить микросхемы с ядром MIPS microAptiv UP на российских фабриках Микрон и Ангстрем.

Альтернативой производству микросхемы на фабрике является реализация дизайна на программируемых пользователем матрицах логических элементов (Field Programmable Gate Array - FPGA), что и используется для образовательных целей в новом продукте MIPSfpga.

Хотя пакет MIPSfpga и заточен на синтез для FPGA (например в MIPSfpga есть реализация памяти внутри кэшей, используя макро для Xilinx Artix-7 и Altera Cyclone IV), но в основном это те же исходники, которые используются и для синтеза в ASIC. Иными словами, студенты и аспиранты могут экспериментировать с ядром на недорогих FPGA-платах, придумать какое-нибудь интересное решение (скажем многоядерную SoC из малых некогерентных ядер, или комбинацию из ядра MIPS microAptiv UP со специализированным студенческим DSP процессором), не вкладывая при этом денег инвесторов, после чего, когда идея доказана, найти инвесторов, приобрести коммерческую лицензию и сделать микросхему на фабрике - ASIC.

Обращаю внимание, что в случае с MIPSfpga речь идет не об ограниченном образовательном подмножестве MIPS (таких подножеств довольно много из других источников) и не об open-source ядре типа OpenRISC или Leon4, а о коммерчески успешном современном индустриальном ядре, которое за деньги лицензировало несколько десятков компаний.

У конкурирующей компании ARM тоже есть soft core для образовательного экспериментирования на FPGA, но их ядро не в открытом исходном тексте (т.е. студенты не могут подключать провода к внутренним регистрам и модифицировать верилог), у ARM-овского ядра ARM Cortex M0 в конкурирующем продукте нет кэшей, интерфейса к отладчику и TLB MMU. Все это у MIPSfpga есть.

Дополнительные детали:

Сейчас MIPSfpga работает на двух платах Digilent Nexys-4 с Xilinx Artix-7 и Altera DE2-115 с Cyclone IV E. У первой академическая цена $180 / коммерческая $320, у второй академическая $300 / коммерческая $600. Перенести его на другие платы довольно легко (при условии, что вместится) – нужно заменить некоторые макро для памяти и подсоединить top-module к board-specific внешнему verilog wrapper-у. В частности, можно попробовать перенести его на дешевую плату Digilent Basys-3 с Xilinx Artix-7 (академическая $80 / коммерческая $150), а также на платы, которые спроектированы или производятся в России.



В качестве toolchain предлагается Codescape MIPS SDK, который содержит отладчик и GCC toolchain. Связь между отладчиком и платой Nexys-4 делается с помощью EJTAG, BusBlaster probe и OpenOCD. На Altera DE2 115 применяется отладочный интерфейс который стоит прямо на плате, т.е. BusBlaster не нужен. Также прилагается Boot code на ассемблере, который инициализирует кэши и MMU и т.д.

Теперь какое это может иметь отношение к вам:

1. Первый этап апробации MIPSfpga на трех университетах в US и UK успешно завершен. Теперь продукт будет проходить бета-тестирование в бОльшем количестве университетов в США, Европе и Азии. Если вы работаете в университете, и в нем есть достаточная экспертиза в Verilog или VHDL чтобы работать с пакетом, то вы можете принять участие как early adopter и получить преимущество перед другими вузами в его использовании.

2. 13-14 мая в Лос-Анжелесе будет проходить семинар, организованный Imagination Technologies вместе с Xilinx, на котором профессора Harvey Mudd College и application engineers из Imagination будут тренировать профессоров различных вузов использовать MIPSfpga. Если вы или кто-либо из ваших знакомых преподавателей уиверситетов хочет в нем участвовать и может приехать в это время в Лос-Анжелес, просьба связаться либо с менеджером образовательных программ Робертом Оуэном (его координаты в http://imgtec.com/mipsfpga ), либо со мной (yuri.panchul@imgtec.com).

3. К моменту семинара в Лос-Анжелесе MIPSfpga будет официально объявлен, а после завершения (1) станет общедоступным. Поэтому если вы не имеете возможности принять участие как early adopter, вы тем не менее сможете начать работать с продуктом летом.

Возможность использования индустриальных процессорных ядер на верилоге в образовательных целях и без покупки коммерческой лицензии, позволит большому числу молодых разработчиков в academia заняться прототипированием инноваторских решений в области систем на кристалле и расширений микроархитектуры, с непосредственным путем к коммерциализации - созданию своих микросхем для интернета вещей и других приложений.

Юрий Панчул
Senior Hardware Design Engineer, MIPS processors
Imagination Technologies


Этот текст я сначала написал для http://habrahabr.ru : Исходники промышленных процессоров станут доступными для университетов


Какими из упомянутых технологий вы владеете или собираетесь изучить?

Основами цифровой схемотехники
13(21.3%)
Язык описания аппаратуры Verilog, подмножество для уровня регистрового обмена (RTL)
7(11.5%)
Язык описания аппаратуры VHDL, подмножество для уровня регистрового обмена (RTL)
4(6.6%)
Язык описания аппаратуры Verilog, подмножество для верификации
2(3.3%)
Язык описания аппаратуры VHDL, подмножество для верификации
2(3.3%)
SystemVerilog
3(4.9%)
Архитектура процессоров — система команд, ассемблер
12(19.7%)
Микроахитектура процессоров — организация конвейеров, блоков вычислений
7(11.5%)
Разработка систем на кристалле, уровень верификации протоколов и системы
2(3.3%)
Разработка систем на кристалле, физический уровень
0(0.0%)
Linux, MEMS, Internet of Things, другое (рассказать в комментариях)
9(14.8%)
LinkReply

Comments:
From: raygo
2015-04-22 09:16 am (UTC)
Извините, а вы не знаете -что там у хохлов ?
(Reply) (Thread)
[User Picture]From: panchul
2015-04-22 10:53 am (UTC)
В Киев приехал Макфол @mcfaul , омайданенные близки к экстазу, что он назвал Киев - Kyiv, а не Kiev - на фейсбуке.
(Reply) (Parent) (Thread)
[User Picture]From: sergegers1
2015-04-22 10:05 am (UTC)
А вот, допустим, Super Mario на нём можно запустить?
(Reply) (Thread)
[User Picture]From: panchul
2015-04-22 10:50 am (UTC)
Можно, если подсоединить нужную периферию и поставить нужный софт
(Reply) (Parent) (Thread)
[User Picture]From: oppad1
2015-04-22 11:03 am (UTC)
а что это даст против микроблейза? там тоже все, что описано есть.
может патентную чистоту? то есть использовать это ядро не только с ксайлинсами, но и, например, печь отечественные БМК и чипы (отпрототипировав на ПЛИС вначале), для управления боеголовками, которыми мы покажем кузькину мать пиндосам и хохлам

upd: про патентую чистоту прочитал, но это не остановит наши боеголовки. если будут исходники, то покажите того храброго, кто проверит лицензию


Edited at 2015-04-22 11:08 am (UTC)
(Reply) (Thread)
[User Picture]From: panchul
2015-04-22 11:22 am (UTC)
Микроблейз насколько я понимаю, оптимизирован чисто для Xilinx и, что самое главное, генерируется как "черный ящик". А в MIPSfpga все в читабельных исходниках, можно поменять, прицепить провода к внутренним регистрам.

Вот поо микроблейз из википедии:

Для ядра MicroBlaze EDK генерирует зашифрованное описание (не читаемое человеком), но исходники на VHDL могут быть приобретены у Xilinx.


Помимо этого важного обстоятельства, у микроблейз софтверная экосистема поменьше ( для MIPS есть дюжина rtos-ов, поддержка компиляторами,линкс и т
д. ). MIPS также лучше поддерживается учебниками ( Patterson Hennessy, Harris & Harris )
(Reply) (Parent) (Thread)
[User Picture]From: oppad1
2015-04-22 01:11 pm (UTC)
что-то по ссылкам читабельных исходников я не нашел.

а для микроблейза есть опенсорсные клоны и т.п.

софтверная экосистема там ого-го, сильно подозреваю (по опытам с PIC32 и продукции Элвиса), что посильнее чем у МИПСа - например, есть генерация аппаратных ускорителей по С-шному коду. а всякие среды разработки, компиляторы, поддержка QEMU и т.п. там ничем не отличима от МИПСа. я как раз использую в своих боеголовках LEON3/4, а микроблейз из-за ксайлинс-ориентированности не использую - баловался когда-то

ну и по поводу MIPSfpga - если это только для академических пользователей, то какой смысл обучать ему студентов в РФ, например? придет такой студент трудоустраиваться и делать SoC - ему карты в руки, а он: "а где тут у вас MIPSfpga"...
то есть тут как бы микроблейз вне конкуренции

(Reply) (Parent) (Thread)
[User Picture]From: panchul
2015-04-22 02:18 pm (UTC)
*** что-то по ссылкам читабельных исходников я не нашел. ***

По каким ссылкам? О чем вы? Я же написал - это early trial пакета, для получения его нужно зарегистрироваться. Он даже еще официально не объявлен, только есть объявление о семинаре в Лос-Анжелесе.

*** а для микроблейза есть опенсорсные клоны и т.п. ***

У MIPS есть масса опенсорсных клонов, так как его 35 лет использовали в academia как рабочую лошадку в processor research, ну и что?

*** софтверная экосистема там ого-го, сильно подозреваю (по опытам с PIC32 и продукции Элвиса), что посильнее чем у МИПСа ***

Элвис и PIC32 - это только часть софтверной экосистемы MIPS. В списке партнеров MIPS по экосистеме сотня компаний. В последнее время вот еще и такое появилось - http://prplfoundation.org/

*** ну и по поводу MIPSfpga - если это только для академических пользователей, то какой смысл обучать ему студентов в РФ, например? придет такой студент трудоустраиваться и делать SoC - ему карты в руки, а он: "а где тут у вас MIPSfpga"...
то есть тут как бы микроблейз вне конкуренции ***

Вы наверное вообще не прочитали то, что я написал, а просто пробежали глазами начало и конец. Я же написал, что MIPSfpga использует тот же код, что и MIPS microAptiv UP / MIPS M5150, (выросшей из 4K/4KE/M14Kc). Эту линейку ядер лицензировало несколько десятков компаний, в том числе (кстати) и в России. Так что с трудоустройством по SoC все в порядке.

Я уже и не говорю о том, что для MIPS существует не только low-end линейка (часть которой является MIPS microAptiv UP и ее образовательная инкарнация MIPSfpga), но и mid-range и суперскалярные ядра - MIPS interAptiv, MIPS P5600, MIPS I6400. Это все - индустриальные ядра (в том числе лицензированные и в России) и студент, потренировавшийся на MIPSfpga, имеет шикарные возможности трудоустройства в мире ASIC-ов c high-end ядрами. C моей точки зрения, опыт с MIPSfpga для ASIC-ового работодателя звучит лучше, чем опыт с MicroBlaze.
(Reply) (Parent) (Thread)
[User Picture]From: oppad1
2015-04-22 02:36 pm (UTC)
ASIC-овых работодателей в РФ значительно меньше, чем FPGA
то есть обучение с прицелом на ASIC подразумевает миграцию специалиста из РФ и ослабление обороноспособности страны в такое трудное время.

---------

я статью прочитал (и на хабре почитал и по ссылкам сходил), для меня это достаточно важная тема.

ключевого "поинта" по-моему нет.

если берем SPARC, то low-end это доступный leon2/3/4, а high-end это opensparc t1/t2 (приведите пример аналога МИПС архитектуры)
все доступно в открытых кодах по внятным лицензиям и без маразма

если брать для индустрии/трудоустройства - то тут очевидно: ARM Cortex-M* для low-end, и Cortex-A* для другого

если FPGA/экосистема/удобство попробовать то тут микроблейз, а еще лучше (сильно проще в освоении) NIOS альтеровский

я уже не говорю про ARC-и продвигаемые Синопсисом и опенсорсное разнообразие (но это не для обучения)

по-моему, МИПС сильно проигрывает как в лицензионной политике, так и, как следствие, в захвате рынка. а в принципе и книжки есть хорошие и "бэкграунд", то есть вполне с ARM-ом могли бы пободаться

(Reply) (Parent) (Thread)
[User Picture]From: panchul
2015-04-22 03:12 pm (UTC)
*** если брать для индустрии/трудоустройства - то тут очевидно: ARM Cortex-M* для low-end, и Cortex-A* для другого ***

В России есть лицензиаты для всех линеек MIPS (как конкурентов M*, так и для конкурентов A*). Через некоторое время выйдут прес-релизы и вы увидите (сейчас я не могу это обсуждать).

Я изучу вопрос с opensparc t1/t2 ( я со sparc вообще знаком, но t1/t2 нужно посмотреть )
SPARC в открытых кодах - без вопросов конкурент MIPSfpga, но у MIPSfpga преимущество в большом количестве индустриальных лицензиатов коммерческой версии этого ядра (MIPS microAptiv UP / M5150 и связанных с ними)
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2015-04-23 12:28 am (UTC)
>у MIPSfpga преимущество в большом количестве индустриальных лицензиатов

сорри за лёгкий троллинг, но...

мне плевать на число лицензиатов. вот я иду в мегачип, чип-дип, элитан, бурый медведь, микронику. и вижу там авр за копейки, пик за копейки, кучу чего-то про ардуино, кучу про стм32. причем, реально кучу от мелочи в формфакторе ардуино нано до очень развесистых систем. а производители мипса и фпга, как мне кажется, просто брезгуют и брезгливо отмахиваются от такого рода рынков. если наса покупает кувалды по $100 или транзисторы по $10 вместо $0.1, и покупает много и шумно, то это проблемы наса, и к вопросу "купитьь 1шт за копейку, порадоваться кучи сообщников, завтра купить 10 шт, а через год 1000" это вообще перпендикулярно, как длинное перпендикулярно зеленому.
(Reply) (Parent) (Thread)
[User Picture]From: panchul
2015-04-23 12:38 am (UTC)
Шла речь о сравнении IP ядер MIPSfpga с Leon4, а не произведенных микроконтроллеров. Вы можете купить в чип-дип микроконтроллер на основе Leon4?
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2015-04-23 12:56 am (UTC)
я могу купить в чипдип контроллер или даже готовую мелкую плату, которая кривовато но решит мою задачу.

из общих соображений, на фпга это решать должно бы быть проще и дешевле, но хренвам найти мелких дешевых плат с фпга врознице -- или ебай (2-20 недель) или элитан (4+ недель и мозговынос)
(Reply) (Parent) (Thread)
[User Picture]From: techwork
2015-04-24 12:26 am (UTC)
О! опять мы возвращаемся к I6400 ... что за зверушка выйдет. Цена и сроки сроки и ещё раз сроки. Если замечательный продукт выходит позже менее замечательного, но тот успевает стать стандартом то ....
(Reply) (Parent) (Thread)
[User Picture]From: Дмитрий Никитин
2015-05-03 01:46 pm (UTC)
Насколько я знаю, бесплатный открытый SPARC (Leon 2) не содержит FPU.
(Reply) (Parent) (Thread)
[User Picture]From: oppad1
2015-05-03 10:35 pm (UTC)
под GPL дается нетлист для Альтеры/Ксайлинса. коммерческим пользователям синтезируют под технологию. раньше продавал исходники- у нас есть, но написано плохо, в отличие от остального VHDL. опять же - там несколько версий: мало гейтов - много тактов (lite), и наоборот. в последних версиях есть возможность в многоядерный проц вставить один FPU на N-ядер (не знаю про доступность по GPL). еще обращу внимание, что LEON2 под LGPL, а LEON3 под GPL - ну то есть попробовать. хотя у нас был на Актелях проект - в один чип засунули проц, а наше IP в другой - кто захочет - можно выдать сорцы. это извращение вызвано тем, что изначально планировалось на радстойких антифузах делать и еще один бизнес Гейслера - продавать уже прошитый процессором антифуз.

ну и в opensparc-ах есть FPU, причем SPARC ISA поддерживает 128битные флоаты (у Гейслера аппаратно не реализовано, а вот что там в opensparc - не знаю)
насколько понимаю, гейслеровский FPU происходит от открытого раньше SUNом FPU (MEIKO FPU ?) - я его уже не застал, но видел ссылки для скачивания в старых обсуждениях.

всю эту радостную картину омрачает слегка то, что ошибок у Гейслера в FPU есть - ну можно в описании атмеловских спейс чипов официальную erraty почитать, мы в той версии еще что-то по мелочи находили, и в новой версии при работе с double есть неприятная ошибка, которую мы в чип пронесли - не с реализацией IEEE754, а с конвеером



Edited at 2015-05-03 10:36 pm (UTC)
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2015-04-23 12:16 am (UTC)
микроблейз жирный.
а вот есть ли какое-нибудь мелкое поделие, желательно кросс-платформенное или чисто альтеровское, чтоб было конкурентом ПИКОблейз?

пикоблейз - это очень мелкая восьмибитка, если нужно хитро перекладывать биты по кривому алгоритму, то удобно ставить тупое-быстрое ядро. для ксилинкса это пикоблейз. а для альтеры?

z80, avr и прочие клоны реальных восьмибиток не надо, они в разы жирнее, да и с хотя бы МАКРОассемблером для них всй грустно.

>у микроблейз софтверная экосистема поменьше

микроблейз я могу за неделю-три впихнуть в любой ксилинкс, а плату с мипс я купить не смог и за месяц. итого, сравнивать размеры экосистемы без сравнения доступности чуть странно.
(Reply) (Parent) (Thread)
From: raygo
2015-04-22 06:39 pm (UTC)
Register Transfer Level (RTL, уровень регистровых передач)-какоето неудачное название.Интуитивно непонятное. А кроме того сбивает с толку слово уровень. Если есть один уровень,то где другие?

Но конечно спасибо вам за вашу работу по популяризации ...ммм...Verilog? FPGA? электронного дизайна микросхем?
(Reply) (Thread)
[User Picture]From: panchul
2015-04-22 06:42 pm (UTC)
*** Register Transfer Level (RTL, уровень регистровых передач)-какоето неудачное название ***

Передача данных от флип-флопа до флип-флопа с преобразованием оных посередине

*** Если есть один уровень,то где другие? ***

Physical Level
Switch Level
Gate Level
Register Transfer Level
Microarchitecture Level
Architecture Level
Operating System Level
Application Level


Edited at 2015-04-22 06:44 pm (UTC)
(Reply) (Parent) (Thread)
From: raygo
2015-04-22 07:18 pm (UTC)
>Передача данных от флип-флопа до флип-флопа с преобразованием оных посередине

Хорошее и просто определение

>Physical Level
Switch Level
Gate Level
........

Как вариант мне еще такая многоуровневая модель понравилась http://www.asic-world.com/verilog/design_flow1.html
(Reply) (Parent) (Thread)
[User Picture]From: panchul
2015-04-22 07:21 pm (UTC)
Дык это другое, это design flow - последовательность шагов дизайна, она не пересекается с уровнями дизайна, но не совпадает
(Reply) (Parent) (Thread)
From: raygo
2015-04-23 10:33 am (UTC)
понял.спасибо.
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2015-04-22 11:11 pm (UTC)
>Xilinx (компания №1 в ПЛИС-ах / FPGA) начали понемногу предавать гласности несколько иконоборческую инициативу по бесплатной раздаче университетам исходников современного индустриального процессорного ядра MIPS

а исходники ксилинкс айс они не планируют открывать? в смежных-похожих областях все радостно-массово и экономически эффективно пересаживаются на gcc, что и снимает часть главоболия с авторов ядер, и улучшает и компиляторы и иммидж.

а то "винда или убунта х64" - выбор грустный, плюс "из 10 версий айса исхитрись найти три, которые поддерживают пять нужных тебе архитектур" утомляет (нафига из свежих айсов выносить поддержку старых фпга?)

>У первой академическая цена $180 / коммерческая $320

а вот STM свои дискавери продает по цене ардуино. итого я тыщу раз подумаю и во всех сомнительных случаях возьму stm32. то есть, маркетинговый подход микрософта^W, пардон, альтеры и ксилинкса отсекает очень большую часть мелких разработчиков, которые потом вырастут, но по привычке будут пихать ардуины и стм32 везде где можно.

ну и вдогонку.

пару недель назад мне нужно было сделать преобразователь из двух "почти spi почти TI mode (не та полярность клока, 32 а не 16 бит)" в один хоть какой-то i2s. для фпга задача плёвая - по сути, два-три сдвиговых регистра и аккуратная обработка полярности и переполнений. но в Москве фиг купишь за разумные деньги (этак до примерно $30-$60) мелкую готовую плату с фпга, можно только на заказ и за неразумные деньги. итого, вместо "ep2c5 board" ($16 на ебае или $287 ближайший аналог в ближайшем магазине В НАЛИЧИИ) я с наценкой в чипдипе купил за $60 stm32f4discovery, в которую эта задача вписалась с плясками, бубном и довешиванием снаружи нескольких инверторов.
(Reply) (Thread)
[User Picture]From: panchul
2015-04-22 11:16 pm (UTC)
*** а вот STM свои дискавери продает по цене ардуино ***

Я не понимаю. Какой смысл сравнивать цены на микроконтроллерные платы и цены на FPGA платы? Это как сравнивать цены на тракторы с ценами на катера. Это э-э-э-э, разное. Одно пашет, другое плавает.
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2015-04-22 11:48 pm (UTC)
>Какой смысл сравнивать цены на микроконтроллерные платы и цены на FPGA платы?

очень многие задачи можно решать и там и там. фпга - это не нечто сакральное. типичные любительские-фпгашные рынки активно обкусывают производители микроконтроллеров и готовых "ардуин".

итого, зачастую производители фпга выглядят как динозавры и ведут себя как динозавры (если диплодоку откусить хвост, он это заметит аж через секунду, ибо 40 метров и этак 40м/с), упускают весьма перспективные рынки.

отвлекитесь от фпга, и посмотрите, как stm32 прошелся по рынку "пик-авр-ардуино" - вместо ардуино (32 ног, этак 16 МГц, три таймера, один-два уарта, ноль ЦАП, 1к байт РАМ) практически за те же деньги можно взять плату с программатором и stm32f407 (150-200 МГц, усб-слэйв, усб-хост, чуть ли не десяток таймеров, 192к рам, полсотни ног, несколько i2s/spi/i2c/eth)

>Это как сравнивать цены на тракторы с ценами на катера.

кстати, хорошее сравнение. если у меня участок недалеко от реки, то вместо трактора-фпга "всего 1000 денег, ждать всего 1 год" я могу подумать в сторону "моторный катер, целых 100 денег, есть в любом ларьке".

мне кажется, что производители фпга (все 2.5 из известных на рынке) сильно пренебрегают дешево-массовым любительским сегментом. может я не прав, но мне кажется, что они рвутся в те же ниши, где сидят динозавры и мейнфреймы, игнорируя массовый ширпотреб, работу с розницей и прочие неудобные некопропротивные сегменты.

но тенденция меня настораживает - если несколько лет назад я кучу среднемелких проектов делал на фпга, то сейчас по цена-скорость-доступность_врозницу фпга начинает проигрывать всяким stm32. если у меня не заказ от роскосмоса, не от боинга, не от лох-и-мартин, если срок не 1-3-10 лет и тираж не 100500, если мне нужно "за неделю-месяц решить проблему", то альтера/ксилинкс/мипс тут бездарно сливают, по крайней мере в москве и питере.

если я делаю единичное изделие, то мне надо чтоб детальки можно было купить быстро.
если я делаю единичное изделие, но с задумкой "а потом будет этак 3-30 аналогичных за 1-5 лет", то мне нужно делать его на ширпотребе, который есть почти везде и не за запредельные деньги. ардуины и stm32 в эту нишу вписываются идеально. а вот с fpga и мипс тут огромные ОРГАНИЗАЦИОННЫЕ проблемы.

помните, мы обсуждали вопрос с продажей мне за деньги какой-то мелкой платы с мипс и с условием что я на ней сделаю что-то разумное и дам фидбэк? помните чем это закончилось? я человек впечатлительный. если эти платы добываются с таким труом и такой непредсказуемостью в сроках, то я уйду к конкурентам, причем, к неожиданным конкурентам. и именно буду пахать на катере (да, это потребует переделки плуга в соху, но поле будет вспахано завтра, а не через полгода), если катер есть сегодня и за килобакс, а трактор возможно через полгода и за два килобакса. (причем, из цены и доставаемости доставаемость важнее, если цена отличается всего раза в два-пять)
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2015-04-22 11:20 pm (UTC)
> Linux, MEMS, Internet of Things, другое (рассказать в комментариях)

1. на стыке электроники, схемотехники, программирования. аудиоусилители, их традиционное и нетрадиционное применение. преобразование из всяких странных, да еще и упорото реализованных чифровых аудиопротоколов в стандартный i2s, который можно стандартно фильтровать в цифровом виде и подавать (с коррекцией фазы, без фазовых искажений, которые ухо не любит) на мощные динамики.

2. для себя. неспешно обдумываю очередной 3д-принтер с точностью порядка 10мкм и скоростью печать порядка 30см3/час, при цене копирования порядка 2-10к баксов (цена разработки уже, по факту, больше 5к, и, по ходу, выйдет выше 50к).

возможно, на нем можно будет штучно без дорогих матриц-масок-штампов, реально штучно как на прочих 3д-принтерах, печатать убогие микросхемы с этак 1к-10к ключей, дурным рабочим напряжением и низкой нагрузочной способностью, но быстро-штучно.
(Reply) (Thread)
[User Picture]From: panchul
2015-04-22 11:25 pm (UTC)
Очень интересно, я как раз недавно читал в книжке пример про использование FPGA для конверсии в I2S

Advanced FPGA Design: Architecture, Implementation, and Optimization. Jun 29, 2007 by Steve Kilts
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2015-04-23 12:09 am (UTC)
там интерфейсы простые-тупые. обычно даже передискретизация не нужна. просто из одного клока сделать другой с сдвигом по фазе или тупым инвертированием (на фпга это вообще не проблема, а без фпга иногда приходится сильно страдать), смешать тупо два потока (именно тупо. читаем два потока в два регистра, по заполнению-и-концу переносим в, на выходе тупо читаем один поток), поделить частоту на два, изменить полярность.

задачи тривиальные, идеально ложатся на фпга. но, блин, если stm32f4discovery стоит 3000 руб (здесь и далее цены пафосного чип-и-дип, где всё всегда есть, хоть и дорого), доставка сегодня, и она в принципе решает эту задачу за неделю-две программирования и перепайки (с учетом хождения по граблям errata), а самый дешевый набор от альтеры стоит 15000р, самый дешевый от ксилинкса стоит 7000р (плюс около 5000 за программатор), а мелкую плату типа вот такой можно добыть за 900р (1500 с программатором) но с доставкой от 15 до 300 дней, то выбор очевиден.

в общем, я не очень понимаю, почему ксилинкс, альтера и мипс такие гордые и поворачиваются задницей к розничным мелким глупым самодельщикам. вот стм32 повернулись лицом, у них и линейка от убогой дряни до пафосной хрени чуть ли не в каждом ларьке, широкое коммунити и всё такое. они один раз вложились в раздачу даром кривых исходников (даром, без регистрации!), создали места общения любителей, разработали кривоватые платы, выпустили их адским тиражом и нацелились на массы, как Дедушка Ленин в 1917. а фпга-шники и мипс почему-то думают, что могут окучивать только либеральную элиту. Сорри за политическую аналогию.

ps: кстати, Набоков и Оппенгеймер тоже родились сегодня, а не только Дедушка Ленин. :)
(Reply) (Parent) (Thread)
From: Иван Графский
2015-04-23 06:08 pm (UTC)
Воу! Воу! Палехчи!

Самый дешевый программатор ксайлинкс делается на ft232!
Xilinx Spartan-6 FPGA LX9 MicroBoard стоит 89 баксов!
И не надо наезжать про производителей и их цены! Сравнивать микроконтроллер и ПЛИС по ценам совсем неверно. Разные классы и задачи.
Да и вообще, меня поражают такие возгласы, что мол компания ххх задирает цены на свою продукцию - не нравится, не берите. Разработайте аналог, создайте производство и затем задешего это продавайте. Мир скажет Вам спасибо!
Хоббиты малоинтересны большим компаниям, ибо объемов то нет.
(Reply) (Parent) (Thread)
[User Picture]From: nicka_startcev
2015-04-23 06:10 pm (UTC)
>Хоббиты малоинтересны большим компаниям, ибо объемов то нет.

а почему тогда от stm32 такие кучи мелких плат в каждом ларьке лежат за копейки?
(Reply) (Parent) (Thread)
From: Иван Графский
2015-04-25 09:39 am (UTC)
Думаю, что агрессивный маркетинг.
(Reply) (Parent) (Thread)
From: raygo
2015-04-23 10:31 am (UTC)
Вот кстати мнение о китайской экономике.
http://hueviebin1.livejournal.com/155940.html
(Reply) (Thread)
[User Picture]From: panchul
2015-04-23 04:47 pm (UTC)
Оставил ему коммент:

Мне по барабану средняя температура по больнице ВВП per capita PPP, но как человек, лично наблюдающий рост влияния КНР в Silicon Valley за последние 20 лет, я могу сказать, что тот факт, что в Китае есть серьезные компании по разработке микросхем, ориентированных на массовый рынок (от Huawei до Ingenic и Vivante ) - это серьезное достижение. В России есть группы, которые могли бы стать аналогами Ingenic и Vivante, но эти группы до последнего времени работали в основном на военных и космос.

Это не из области дешевых рабочих рук, тут эффект грамотной политики в области образования и активная работа с американскими и другими (напр. японскими) компаниями.
(Reply) (Parent) (Thread)
[User Picture]From: livejournal
2015-04-27 11:17 am (UTC)

Революция в преподавании SoC - теперь официально

(Reply) (Thread)
[User Picture]From: livejournal
2015-04-28 06:42 pm (UTC)

Исходники промышленных процессоров станут доступными

User 1i7 referenced to your post from Исходники промышленных процессоров станут доступными для университетов saying: [...] ится. Оригинал взят у в Исходники промышленных процессоров станут доступными для университетов [...]
(Reply) (Thread)